IBM i Siemens rozpoczęli współpracę nad trójwymiarowymi układami nanostack

W amerykańskim mieście Albany ogłoszono rozpoczęcie wspólnych badań nad rozwojem nowej technologii produkcji układów scalonych. Przedsiębiorstwa IBM oraz Siemens połączyły siły, aby przygotować do masowej produkcji przestrzenną architekturę układania tranzystorów, która w przyszłości znacząco zwiększy wydajność sprzętu przeznaczonego do obsługi sztucznej inteligencji.

Trójwymiarowa budowa układów nanostack w węźle 7 angstremów

Architektura nanostack to krok w stronę pokonania fizycznych ograniczeń miniaturyzacji procesorów znanych z projektów płaskich. Rozwiązanie to opiera się na trójwymiarowym układzie tranzystorów nazywanym 3D nanosheet. Tranzystory są w nim układane pionowo oraz naprzemiennie w trzech wymiarach. Pozwala to na maksymalne zagęszczenie elementów na mikroskopijnej powierzchni. W efekcie na obszarze wielkości ludzkiego paznokcia można zmieścić blisko 100 miliardów tranzystorów.

Opisywana technologia bazuje na węźle 7 angstremów. Konstrukcja typu nanostack daje możliwość wykorzystania różnych materiałów w poszczególnych warstwach układu. Dzięki temu projektanci mogą niezależnie optymalizować wydajność oraz zużycie energii każdego z umieszczonych tranzystorów.

Rola oprogramowania EDA od Siemensa w procesie projektowania układów

W ogłoszonym partnerstwie zadania zostały ściśle podzielone. Firma IBM wnosi innowacje z dziedziny urządzeń półprzewodnikowych. Ze strony tego przedsiębiorstwa wypowiadał się Huiming Bu, pełniący funkcję Vice President of Silicon Technology R&D. Przedsiębiorstwo Siemens dostarcza oprogramowanie do automatyzacji projektowania elektroniki znane pod skrótem EDA, a także narzędzia do symulacji procesów produkcyjnych. Firmę w komunikacie reprezentował Ankur Gupta, Executive Vice President w dziale EDA IC Portfolio.

Wirtualne modelowanie oraz optymalizacja litografii oferowane przez oprogramowanie Siemensa mają pozwolić na identyfikację i rozwiązanie fizycznych problemów produkcyjnych na etapie projektowania. Działania te przeprowadza się przed zbudowaniem rzeczywistych czipów, co ma ułatwić przygotowanie technologii do produkcji masowej dla obecnej i przyszłych generacji powyżej węzła 7 angstremów.

Wpływ architektury nanostack na rozwój sztucznej inteligencji

Przestrzenne układanie tranzystorów ma przynieść skok w wydajności energetycznej układów scalonych. Skalowanie logiki i poprawa parametrów prądowych to odpowiedź na zapotrzebowanie ze strony infrastruktury przeznaczonej dla sztucznej inteligencji, która wymaga układów o zoptymalizowanym zużyciu energii. Wspólne badania pomogą we wdrożeniu opisywanej technologii na rynek. Wejście trójwymiarowych układów do produkcji masowej przewidywane jest w nadchodzącej dekadzie.

*Tekst ma charakter informacyjno-edukacyjny i opiera się na oficjalnych komunikatach prasowych firm IBM oraz Siemens z 14 października 2026 roku, a także doniesieniach branżowych. Ostateczne parametry techniczne układów oraz ramy czasowe wprowadzenia ich do produkcji przemysłowej mogą ulec zmianie w toku dalszych badań.*